

Esercizi fatti da Giuseppe Mirra

Questa è una raccolta di tutti gli esercizi che sono stati presi da un altro pdf che però non aveva spiegazioni e a volte nemmeno lo svolgimento su come arrivare alla soluzione, così ho cercato di mettere lo svolgimento degli esercizi. PREMETTO che possono esserci degli errori in quanto non sono un genio di architettura. Ciononostante i risultati corrispondono in tutto e per tutto a quelli del pdf.

Esercizi generici sulle cache: parto da pag 16 mega

Esercizio 39:

39) Considerando di avere una cache di 16 blocchi di 4 words, a che numero di blocco viene mappato l'indirizzo 64 (indirizzamento al byte)?

Altezza: 16 blocchi = 2^4 ovvero 4 bit per l'indice

Ampiezza = 4 word

indirizzo al byte = 64

indirizzo di blocco = $\text{indirizzoByte} / \text{byteBlocco} = 64 \text{ byte} / 16 \text{ byte} = 4$

Esercizio 40:

40) Considerando di avere una cache di 16 blocchi di 8 words, a che numero di blocco viene mappato l'indirizzo 128 (indirizzamento al byte)?

4

H = 16 blocchi ovvero 4 bit per indice

Ampiezza = 8 word

indirizzo al byte = 128

indirizzo di blocco = $\text{indirizzoByte} / \text{byteBlocco} = 128 / 16 = 8$

Esercizio 41:

41) Considerando di avere una cache di 4 blocchi di 8 words, a che numero di blocco viene mappato l'indirizzo 128 (indirizzamento al byte)?

0

Altezza = 4 blocchi ovvero 2 bit per indice

Ampiezza = 8 words = $8 * 4 \text{ byte} = 32 \text{ byte}$

indirizzo al byte = 128

indirizzo di blocco = $\text{indirizzoByte} / \text{byteBlocco} = 128 / 32 = 4$

con cache Direct/Mapped:

indice da 2 bit ovvero 00 quindi 128 è mappato all'indice 0

Esercizio 42:

42) Considerando di avere una cache di 8 blocchi di 16 words, a che numero di blocco viene mappato l'indirizzo 256 (indirizzamento al byte)?

4

Altezza = 8 blocchi ovvero 2^3 quindi 3 bit per indice

Ampiezza = 16 word = $16 * 4 \text{ byte} = 64 \text{ byte}$

Indirizzo al byte = 256

indirizzo di blocco = $\text{indirizzoByte} / \text{byteBlocco} = 256 / 64 = 4$

4 = 100 quindi indirizzo mappato all'indice 4

Esercizio 43:

43) Considerando di avere una cache di 8 blocchi di 4 words, a che numero di blocco viene mappato l'indirizzo 64(indirizzamento al byte)?

4

Altezza= 8 blocchi= 2^3 ovvero 3 bit per l'indice

Ampiezza= 4word=16 byte

Indirizzo al byte= 64

Indirizzo di blocco= indirizzoByte/byteBlocco = $64/16 = 4$

Indice= 100 allora l'indirizzo è mappato all'indice 4

Esercizio 44:

44) Considerando di avere una cache di 8 blocchi di 8 words, a che numero di blocco viene mappato l'indirizzo 128 (indirizzamento al byte)?

4

Altezza= 8blocchi= 2^3 quindi 3 bit per indice

Ampiezza= 8 word= 32 byte

Indirizzo al byte=128

Indirizzo di blocco= indirizzoByte/byteBlocco= $128/32 = 4$

Indice= 100 quindi 128 è mappato all'indice 4

Esercizio 45:

45) Considerando di avere una cache di 8 blocchi di 8 words, a che numero di blocco viene mappato l'indirizzo 64?

2

Altezza= 8 blocchi= 2^3 quindi 3 bit per indice

Ampiezza= 8 word= 32 byte

Indirizzo al byte=64

Indirizzo di blocco= indirizzoByte/byteBlocco = $64/32 = 2$

Indice=010 quindi 64 mappato all'indice 2

Esercizio 46:

46) Considerando di avere una cache di 8 blocchi di 8 words, a che numero di blocco viene mappato l'indirizzo 96 (indirizzamento al byte)?

3

Altezza= 8 blocchi= 2^3 quindi 3 bit per indice

Ampiezza= 8 word= 32 byte

indirizzo al byte= 96

indirizzo di blocco= $96/32 = 3$

Indice= 3 bit per l'indice quindi 011

Esercizi sulle prestazioni della cache: Presi da mega pagina 17

Esercizio 48:

48) Data una macchina con 10 CPI per accessi solo in cache, 15 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,9, qual è il numero medio di CPI?
10,5

CPI= 10 cicli
miss penalty= 15 cicli
hit probability=0.9
miss probability=0.1
numeroMedioAccessi= $10 \cdot 0,9 + 15 \cdot 0,1 = 9 + 1,5 = 10,5$

Esercizio 49:

49) Data una macchina con 10 CPI per accessi solo in cache, 20 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,8, qual è il numero medio di CPI?
12

CPI = 10 cicli
miss penalty=20 cicli
hit probability= 0,8
miss probability= 0,2
nMedioAccessi= $8 + 4 = 12$ cicli

Esercizio 50:

50) Data una macchina con 10 CPI per accessi solo in cache, 25 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,85, qual è il numero medio di CPI?
12,25

CPI= 10 cicli
miss penalty= 25 cicli
hit probability= 0,85
miss probability=0,15
nMedioAccesso= $0,85 \cdot 10 + 0,15 \cdot 25 = 12,25$ cicli/istruzioni

Esercizio 51:

51) Data una macchina con 2.2 GHz di frequenza di clock, 10 CPI per accessi solo in cache, 15 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,8, qual è velocità media in istruzioni/sec?
200 milioni (VELOCITA' = f/CPI)

fClock= 2,2 GHz= 2.2 Gcicli/secondo
CPI=10 cicli
miss penalty=15 cicli
hit probability=0,8
miss probability=0,2
vMedia= fClock/nMedioAccesso
nMedioAccesso= $10 \cdot 0,8 + 0,2 \cdot 15 = 11$ cicli/istruzioni
vMedia= $(2,2 \cdot 10^{12} \text{ cicli/secondo}) / (11 \text{ cicli/istruzioni}) = 0,2 \cdot 10^{12} \text{ istruzioni/secondo} =$

$200 * 10^6$ istruzioni/secondo= 200 milioni istruzioni/secondo

Esercizio 52:

52) Data una macchina con 450 MHz di frequenza di clock, 15 CPI per accessi solo in cache, 25 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,7, qual è velocità media in istruzioni/sec?

25 milioni

fClock= 450 Mhz

CPI=15 cicli

miss penalty=25 cicli

hit probability=0,7

miss probability=0,3

vMedia?

NmedioAccessi= $15 * 0,7 + 25 * 0,3 = 10,5 + 7,5 = 18$ cicli/istruzioni

vMedia= fClock/nMedioAccessi= $(450 * 10^6) / 18 = 25 * 10^6$ istruzioni/secondo= 25 milioni istr/sec

Esercizio 53:

53) Data una macchina con 5 CPI per accessi solo in cache, 10 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,3, qual è il numero medio di CPI?

8,5

CPI=5 cicli

miss penalty= 10 cicli

hit probability=0,3

miss probability=0,7

nMedioAccessi= $5 * 0,3 + 7 = 8,5$

Esercizio 54:

54) Data una macchina con 5 CPI per accessi solo in cache, 20 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,65, qual è il numero medio di CPI?

10,25

CPI= 5 cicli

miss penalty=20 cicli

hit prob= 0,65

miss prob= 0,35

nMedioAccessi= $0,65 * 5 + 20 * 0,35 = 3,25 + 7 = 10,25$

Esercizio 55:

55) Data una macchina con 5 CPI per accessi solo in cache, 25 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,5, qual è il numero medio di CPI?

15

CPI= 5 cicli

miss penalty=25 cicli

hit prob=miss prob=0,5

nMedioAccessi= $2,5 + 12,5 = 15$ cicli/istruzioni

Esercizio 56:

56) Data una macchina con 600 MHz di frequenza di clock, 10 CPI per accessi solo in cache, 20 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,8, qual è velocità media in istruzioni/sec?

50 milioni

fClock= 600 Mhz

CPI=10 cicli

miss penalty= 20 cicli

hit prob= 0,8

miss prob=0,2

$vMedia = fClock / nMedioAccessi$

nMedioAccessi= $8 + 4 = 12$ cicli/istruzioni

$vMedia = (600 * 10^6 \text{ cicli/secondo}) / (12 \text{ cicli/istruzioni}) = 50 * 10^6 \text{ istruzioni/sec} =$

50 milioni istruzioni/secondo

Esercizio 57:

57) Data una macchina con 700 MHz di frequenza di clock, 5 CPI per accessi solo in cache, 10 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,6, qual è velocità media in istruzioni/sec?

100 milioni

fClock=700 Mhz

CPI= 5 cicli

miss penalty= 10 cicli

hit prob= 0,6

miss prob=0,4

$vMedia = fClock / nMedioAccessi$

nMedioAccessi= $5 * 0,6 + 4 = 7$ cicli/istruzioni

$vMedia = (700 * 10^6 \text{ cicli/secondo}) / (7 \text{ cicli/istruzioni}) = 100 * 10^6 \text{ istruzioni/secondo} =$

100 milioni istruzioni/secondo

Esercizio 58:

58) *Data una macchina con 750 MHz di frequenza di clock, 5 CPI per accessi solo in cache, 30 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,6, qual è velocità media in istruzioni/sec?*

50 milioni

$f_{\text{Clock}} = 750 \text{ Mhz}$

$\text{CPI} = 5 \text{ cicli}$

$\text{miss penalty} = 30 \text{ cicli}$

$\text{hit prob} = 0,6$

$\text{miss prob} = 0,4$

$v_{\text{Media}} = f_{\text{Clock}} / n_{\text{MedioAccessi}}$

$n_{\text{MedioAccessi}} = 5 * 0,6 + 30 * 0,4 = 3 + 12 = 15 \text{ cicli/istruzioni}$

$v_{\text{Media}} = (750 * 10^6) / 15 = 50 * 10^6 \text{ istruzioni/secondo} = 50 \text{ milioni istruzioni/secondo}$

Esercizio 59:

59) *Data una macchina con 800 MHz di frequenza di clock, 10 CPI per accessi solo in cache, 30 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,7, qual è velocità media in istruzioni/sec?*

50 milioni

$f_{\text{Clock}} = 800 \text{ Mhz}$

$\text{CPI} = 10 \text{ cicli}$

$\text{miss penalty} = 30 \text{ cicli}$

$\text{hit prob} = 0,7$

$\text{miss prob} = 0,3$

$n_{\text{MedioAccessi}} = 7 + 9 = 16 \text{ cicli/istruzioni}$

$v_{\text{Media}} = f_{\text{Clock}} / n_{\text{MedioAccessi}} = 800 * 10^6 / 16 = 50 * 10^6 \text{ istruzioni/secondo} = 50 \text{ milioni istruzioni/secondo}$

Esercizio 60:

60) *Data una macchina con 800 MHz di frequenza di clock, 5 CPI per accessi solo in cache, 15 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,7, qual è velocità media in istruzioni/sec?*

100 milioni

$f_{\text{Clock}} = 800 \text{ Mhz}$

$\text{CPI} = 5 \text{ cicli}$

$\text{miss penalty} = 15 \text{ cicli}$

$\text{hit prob} = 0,7$

$\text{miss prob} = 0,3$

$n_{\text{MedioAccessi}} = 5 * 0,7 + 15 * 0,3 = 3,5 + 4,5 = 8 \text{ cicli/istruzioni}$

$v_{\text{Media}} = f_{\text{Clock}} / n_{\text{MedioAccessi}} = 800 * 10^6 / 8 = 100 * 10^6 \text{ istruzioni/secondo} = 100 \text{ milioni istruzioni/secondo}$

Esercizio 61:

61) *Data una macchina con 800 MHz di frequenza di clock, 5 CPI per accessi solo in cache, 20 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,8, qual è velocità media in istruzioni/sec?*

100 milioni

$f_{\text{Clock}} = 800 \text{ Mhz}$

$\text{CPI} = 5 \text{ cicli}$

$\text{miss penalty} = 20 \text{ cicli}$

$\text{hit probability} = 0,8 \text{ 1/istruzioni}$

$\text{miss prob} = 0,2 \text{ 1/istruzioni}$

$n_{\text{MedioAccessi}} = 4 + 4 = 8 \text{ cicli/istruzioni}$

$v_{\text{Media}} = f_{\text{Clock}}/n_{\text{MedioAccessi}} = 100 \text{ milioni istruzioni/secondi}$

Calcolo miss e hit di una cache:

Esercizio 62:

62) *Si supponga di avere una cache a mappaggio diretto con 4 blocchi da 2 word. Se la cache parte vuota e si esegue 2 volte un loop che utilizza le locazioni di memoria 5, 2, 3, 4, 4, quanti miss ci saranno?*

2

$\text{altezza} = 4 \text{ blocchi}$

$\text{ampiezza} = 2 \text{ word} = 8 \text{ byte}$

Locazioni di memoria(indirizz. Alla word): 5,2,3,4,4

indirizzi di blocco= indirizzoAllaWordWordBlocco

$5/2 = 2$

$2/2 = 1$

$3/2 = 1$

$4/2 = 2$

$4/2 = 2$

Trovo gli indici per mappare in cache:

$\text{indice} = \text{indirizzoBlocco} \bmod \text{altezzaCache}$

$2 \bmod 4 = 2$

$1 \bmod 4 = 1$

$1 \bmod 4 = 1$

$2 \bmod 4 = 2$

$2 \bmod 4 = 2$

Sequenza di hit/miss:

Inizio con cache vuota:

1. Miss → carico 2

2. Miss → carico 1

3. Hit → 1 è già presente in cache

4. Hit → 2 già presente in cache

5. Hit → 2 già presente in cache

Totale miss= 2

Esecizio 63:

63) *Si supponga di avere una cache a mappaggio diretto con 4 blocchi da 2 word. Se la cache parte vuota e si esegue 6 volte un loop che utilizza le locazioni di memoria 7, 5, 6, 4, 7 (indirizzamento alla word, non al byte), quanti miss ci saranno?*

2

Altezza= 4 blocchi

Ampiezza= 2 word

Indirizzi alla word: 7,5,6,4,7

Indirizzi di blocco:

$7/2 = 3$

$5/2 = 2$

$6/2 = 3$

$4/2 = 2$

$7/2 = 3$

Trovo gli indici dei blocchi:

$3 \bmod 2 = 1$

$2 \bmod 2 = 0$

$3 \bmod 2 = 1$

$2 \bmod 2 = 0$

$3 \bmod 2 = 1$

Sequenza di hit/miss: Suppongo cache inizialmente vuota

1. Miss → Carico 3

2. Miss → Carico 2

3. Hit → 3 già caricato

4. Hit → 2 già caricato

5. Hit → 3 già caricato

Totale miss: 2

Esercizio 64:

64) *Si supponga di avere una cache a mappaggio diretto con 4 blocchi da 4 word. Se la cache parte vuota e si esegue 3 volte un loop che utilizza le locazioni di memoria 6, 9, 11, 14, 1 (indirizzamento alla word, non al byte), quanti miss ci saranno?*

4

Altezza= 4 blocchi

Ampiezza= 4 word

Sequenza di indirizzi alla word: 6,9,11,14,1

Indirizzi di blocco:

$6/4 = 1$

$9/4 = 2$

$11/4 = 2$

$14/4 = 3$

$1/4 = 0$

Trovo gli indici per mappare in cache:

$1 \bmod 4 = 1$

$2 \bmod 4 = 2$

$2 \bmod 4 = 2$

$3 \bmod 4 = 3$

$0 \bmod 4 = 0$

Sequenza di hit/miss:

1. Miss → Caricare 1

2. Miss → Caricare 2

3. Miss → Caricare 3

4. Miss → Caricare 0

Totale miss: 4

Esercizio 65:

65) *Si supponga di avere una cache a mappaggio diretto con 4 blocchi da 4 word. Se la cache parte vuota e si esegue 8 volte un loop che utilizza le locazioni di memoria 6, 4, 11, 15, 5 (indirizzamento alla word, non al byte), quanti miss ci saranno?*

3

Altezza: 4 blocchi = $2^2 \rightarrow 2$ bit per indice

Ampiezza: 4 word

Indirizzi alla word: 6,4,11,15,5

Indirizzi di blocco:

$6/4 = 1$

$4/4 = 1$

$11/4 = 2$

$15/4 = 3$

$5/4 = 1$

Indici degli indirizzi:

$1 \bmod 4 = 1$

$1 \bmod 4 = 1$

$2 \bmod 4 = 2$

$3 \bmod 4 = 3$

$1 \bmod 4 = 1$

Sequenza di hit/miss:

1. Miss → Carico 1
2. Hit → 1 esiste già
3. Miss → Carico 2
4. Miss → Carico 3
5. Hit → 1 esiste già

Esercizio 66:

66) Si supponga di avere una cache a mappaggio diretto con 8 blocchi da 2 word. Se la cache parte vuota e si esegue 7 volte un loop che utilizza le locazioni di memoria 7, 9, 12, 2, 6 (indirizzamento alla word, non al byte), quanti miss ci saranno?

4

Altezza= 8 blocchi

Ampiezza= 2 word

Sequenza di indirizzi alla word: 7,9,12,2,6

Indirizzi di blocco:

$$7/2=3$$

$$9/2=4$$

$$12/2=6$$

$$2/2=1$$

$$6/2=3$$

Indici per mappare in cache:

$$3 \bmod 8=3$$

$$4 \bmod 8=4$$

$$6 \bmod 8=6$$

$$1 \bmod 8=1$$

$$3 \bmod 8=3$$

Sequenza di hit/miss:

1. Miss → Carico 3
2. Miss → Carico 4
3. Miss → Carico 6
4. Miss → Carico 1
5. Hit → 3 esiste già

Totale miss= 4

Esercizio 67:

67) Si supponga di avere una cache a mappaggio diretto con 8 blocchi da 4 word. Se la cache parte vuota e si esegue 11 volte un loop che utilizza le locazioni di memoria 7, 4, 18, 31, 16 (indirizzamento alla word, non al byte), quanti miss ci saranno?

3

Altezza= 8 blocchi

Ampiezza= 4 word

Sequenza indirizzi alla word: 7,4,18,31,16

Indirizzi di blocco:

$$7/4=1$$

$$4/4=1$$

$$18/4 = 4$$

$$31/4 = 7$$

$$16/4 = 4$$

Indici degli indirizzi di blocco:

$$1 \bmod 8 = 1$$

$$1 \bmod 8 = 1$$

$$4 \bmod 8 = 4$$

$$7 \bmod 8 = 7$$

$$4 \bmod 8 = 4$$

Sequenza di hit/miss:

1. Miss → Carico 1

2. Hit → 1 esiste già

3. Miss → Carico 4

4. Miss → Carico 7

5. Hit → 4 esiste già

Totale miss = 3

Esercizio 68:

68) *Si supponga di avere una cache a mappaggio diretto con 8 blocchi da 4 word. Se la cache parte vuota e si esegue 9 volte un loop che utilizza le locazioni di memoria 4, 29, 24, 27, 6 (indirizzamento alla word, non al byte), quanti miss ci saranno?*

3

Altezza = 8 blocchi

Ampiezza = 4 word

Sequenza indirizzi alla word: 4, 29, 24, 27, 6

Indirizzi di blocco:

$$4/4 = 1$$

$$29/4 = 7$$

$$24/4 = 6$$

$$27/4 = 6$$

$$6/4 = 1$$

Trovo indici per mappare in memoria:

$$1 \bmod 8 = 1$$

$$7 \bmod 8 = 7$$

$$6 \bmod 8 = 6$$

$$6 \bmod 8 = 6$$

$$1 \bmod 8 = 1$$

Sequenza di hit/miss:

1. Miss → Carico 1

2. Miss → Carico 7

3. Miss → Carico 6

4. Hit → 6 esiste già

5. Hit → 1 esiste già

Totale di miss = 3

Esercizio 69:

69) *Si supponga di avere una cache a mappaggio diretto con 8 blocchi da 8 word. Se la cache parte vuota e si esegue 10 volte un loop che utilizza le locazioni di memoria 58, 26, 31, 17, 42 (indirizzamento alla word, non al byte), quanti miss ci saranno?*

4

Altezza= 8 blocchi

Ampiezza= 8 word

Sequenza indirizzi indirizzi alla word: 58,26,31,17,42

Indirizzi di blocco:

$58/8 = 7$

$26/8 = 3$

$31/8 = 3$

$17/8 = 2$

$42/8 = 5$

Indici per mappare in memoria:

$7 \bmod 8 = 7$

$3 \bmod 8 = 3$

$3 \bmod 8 = 3$

$2 \bmod 8 = 2$

$5 \bmod 8 = 5$

Sequenza di hit/miss:

1. Miss → Carico 7

2. Miss → Carico 3

3. Hit → 3 esiste già

4. Miss → Carico 2

5. Miss → Carico 5

Totale miss= 4

Esercizi sulle cache con indirizzi di array e write back:

Procedimento generale:

- Prendo indirizzo finale dell'array(fornito di solito in esadecimale) e lo converto in decimale.
- Quello che trovo lo devo dividere per numero di byte presenti in un blocco
- A quello che trovo gli sottraggo il numero di blocchi della cache(Altezza della cache)

Esercizio 70:

70) *Si supponga di scrivere dati in maniera sequenziale in un vettore posizionato in memoria da 0x00100000 a 0x0010007FF (estremi inclusi, indirizzamento al byte). Vi sia una cache a mappaggio diretto con 16 blocchi da 4 word; se la cache, inizialmente vuota, alloca sulla scrittura e adotta una politica di write-back, quanti write-back ci saranno dopo aver scritto tutto il vettore?*

112

Altezza cache= 16 blocchi ovvero 2^4

Ampiezza cache= 4 word= 16 byte

Indirizzo al byte= 0x0010007FF

7FF= 2048

$2048/16 \text{ byte} = 128$

$128-16=112$

Esercizio 71:

- 71) *Si supponga di scrivere dati in maniera sequenziale in un vettore posizionato in memoria da 0x001000000 a 0x001003FF (estremi inclusi, indirizzamento al byte). Vi sia una cache a mappaggio diretto con 16 blocchi da 8 word; se la cache, inizialmente vuota, alloca sulla scrittura e adotta una politica di write-back, quanti write-back ci saranno dopo aver scritto tutto il vettore?*

16

Indirizzo iniziale= 0x01000000 → Indirizzo al byte

Indirizzo finale= 0x001003FF → indirizzo al byte

Altezza della cache= 16 blocchi

Ampiezza della cache= 8 word= 32byte

0x001003FF = 1024

$1024/32=32$

$32-16= 16$

Esercizio 72:

- 72) *Si supponga di scrivere dati in maniera sequenziale in un vettore posizionato in memoria da 0x01000000 a 00100007FF (estremi inclusi, indirizzamento al byte). Vi sia una cache a mappaggio diretto con 8 blocchi da 8 word; se la cache, inizialmente vuota, alloca sulla scrittura e adotta una politica di write-back, quanti write-back ci saranno dopo aver scritto tutto il vettore?*

56

Indirizzo base=0x10000000

Indirizzo finale=0x100007FF= 2048

Altezza della cache= 8blocchi

Ampiezza della cache= 8 word= 32 byte

Nblocchi= $2048/32=64$

Nwrite-back= $64-8= 56$

Esercizio 73:

- 73) *Si supponga di scrivere dati in maniera sequenziale in un vettore posizionato in memoria da 0x10000000 a 0x100003FF (estremi inclusi, indirizzamento al byte). Vi sia una cache a mappaggio diretto con 8 blocchi da 4 word; se la cache, inizialmente vuota, alloca sulla scrittura e adotta una politica di write-back, quanti write-back ci saranno dopo aver scritto tutto il vettore?*

56

Indirizzo base=0x10000000

Indirizzo finale= 0x100003FF= 1024

Altezza della cache= 8 blocchi

Ampiezza della cache= 4 word= 16 byte

Nblocchi= $1024/16= 64$

nWrite-back= $64-8= 56$

Esercizio 74:

- 74) *Si supponga di scrivere dati in maniera sequenziale in un vettore posizionato in memoria da 0x10010000 a 0x10010FFF (estremi inclusi, indirizzamento al byte). Vi sia una cache a mappaggio diretto con 8 blocchi da 4 word; se la cache, inizialmente vuota, alloca sulla scrittura e adotta una politica di write-back, quanti write-back ci saranno dopo aver scritto tutto il vettore?*

248

Indirizzo di base= 0x10010000
Indirizzo finale= 0x10010FFF=4096
Altezza della cache= 8 blocchi
Ampiezza= 4 word= 16 byte
Nblocchi= 4096/16=256
NwriteBack= 256-8=248

Esercizio 75:

- 75) *Si supponga di scrivere dati in maniera sequenziale in un vettore posizionato in memoria da 0x10100000 a 0x101001FF (estremi inclusi, indirizzamento al byte). Vi sia una cache a mappaggio diretto con 16 blocchi da 4 word; se la cache, inizialmente vuota, alloca sulla scrittura e adotta una politica di write-back, quanti write-back ci saranno dopo aver scritto tutto il vettore?*

16

Indirizzo base= 0x10100000
Indirizzo finale= 0x101001FF= 512
Altezza della cache= 16 blocchi
Ampiezza della cache= 4 word= 16 byte
Nblocchi= 512/16=32
Nwrite-back= 32-16= 16

Esercizio 76:

- 76) *Si supponga di scrivere dati in maniera sequenziale in un vettore posizionato in memoria da 0x10101000 a 0x101011FF (estremi inclusi, indirizzamento al byte). Vi sia una cache a mappaggio diretto con 16 blocchi da 8 word; se la cache, inizialmente vuota, alloca sulla scrittura e adotta una politica di write-back, quanti write-back ci saranno dopo aver scritto tutto il vettore?*

Nessuno

IndBase= 0x10101000
IndFinale=0x101011FF
Altezza cache= 16 blocchi
Ampiezza= 8 word= 32 byte
Nblocchi=512/32=16
Nwrite-back= 16-16= 0

Esercizi presenza e assenza di cache calcolo prestazioni:

Esercizio 116:

116) Si supponga che un programma impieghi 100 millisecondi per essere eseguito su una macchina sprovvista di cache e con un tempo di accesso alla memoria RAM di 50ns. Si supponga di eseguire lo stesso programma su una macchina con lo stesso tipo di memoria RAM e con una cache con tempo di accesso di 1ns (10^{-9}). Se la hit rate durante l'esecuzione è 0.95, qual è (in prima approssimazione) il tempo di esecuzione del programma?

**Circa 7ms. ($N^{\circ} \text{ISTRUZ} = (f_{\text{CLOCK}}) T_{\text{PROG}} / T_{\text{NO CACHE}} (N^{\circ} \text{CICLI CLOCK}) \rightarrow \% \text{CON CACHE} = T_{\text{ACCESSO}} \cdot \text{HIT RATE}$
 $\rightarrow T = N^{\circ} \text{ISTRUZ} \cdot T_{\text{ACCESSO}} + (N^{\circ} \text{ISTRUZ} \cdot \% \text{CON CACHE} \cdot T_{\text{ACCESSO}}) / T_{\text{PROG}})$**

Macchina senza cache:

$t_{\text{Prog}} = 100\text{ms} = 0,1 \text{ s}$

$t_{\text{AccessoRAM}} = 50\text{ns} = 5 \cdot 10^{-8} \text{ s}$

Macchina con cache:

$t_{\text{AccessoCACHE}} = 10^{-9} \text{ s}$

hit rate=95%

miss rate=0.05= 5%

$n_{\text{AccessiMemoria}} = t_{\text{Prog}} / t_{\text{AccessoRAM}} = 0,1 \cdot 5 \cdot 10^{-8} = 2000000 \text{ accessi}$

$n_{\text{AccessiHit}} = 95\% \text{ di } 2000000 = 1900000 \text{ accessi hit}$

$n_{\text{AccessiMiss}} = 5\% \text{ di } 2000000 = 100000 \text{ accessi miss}$

$t_{\text{AccessoCacheHit}} = 1900000 \cdot 10^{-9} \text{ sec.} = 1,9 \text{ ms}$

$t_{\text{AccessoMiss}} = 100000 \cdot (50\text{ns} + 1\text{ns}) = 5,1\text{ms}$

$t_{\text{AccessoTotale}} = 1,9 + 5,1 = 7\text{ms}$

Esercizio 117:

117) Si consideri un processore come il MIPS32 con un clock a 10MHz, in grado di eseguire tutte le istruzioni del suo ISA in 5 cicli di clock. Questo processore ha una periferica che genera dati da 4byte alla frequenza di 100kHz. Il registro dati della periferica è pure a 32bit. Supponendo che per arrivare all'istruzione che sposta il dato dalla periferica ci vogliano 120 istruzioni dell'handler e che dopo il trasferimento ci vogliano altre 80 istruzioni dell'handler, si dica se è possibile gestire il trasferimento o se il processore perde dati:

$f_{\text{Clock}} = 10\text{MHz} = 10\,000\,000 \text{ Hz} = 10\,000\,000 \text{ cicli/sec}$

1 istruzione = 5 cicli di clock

$10\,000\,000 : X = 5 : 1$

$X = 10\,000\,000 / 5 = 2\,000\,000 \text{ di istruzioni totali possibili dal processore}$

$f_{\text{Periferica}} = 100\text{kHz} = 100\,000\text{Hz} = 100\,000 \text{ cicli/sec}$

$\text{totIstruzioni per trasferire il dato} = (120 + 80) \cdot 100\,000 = 20\,000\,000 \text{ istruzioni da fare}$

$X < \text{totIstruzioni}$ allora non è possibile gestire il trasferimento perché il processore perderebbe dati

Esercizio 118:

118) Si supponga che: una CPU MIPS esegua una istruzione ogni ciclo di clock; il clock della CPU è di 500 MHz; il device emette al massimo 1 Kb/s; impostare i registri del DMA occupa 10 cicli di clock; eseguire alcune istruzioni di prologo e epilogo è trascurabile. Si vuole trasmettere un testo di $2 \cdot 10^6$ byte. Qual è il rapporto dei tempi di impiego della CPU nel caso di DMA e di I/O a controllo di programma?

1 istruzione = 1 ciclo di clock

$f_{\text{Clock}} = 500 \text{ MHz} = 500\,000\,000 \text{ Hz} = 500\,000\,000 \text{ cicli/sec.}$

10 cicli per impostare DMA

$vel_{\text{Trasf}} = 1 \text{ Kib/sec.} = 1 \cdot 2^{10} \text{ bit/sec} = 2^7 \text{ byte/sec.}$

dimensione da trasferire = $2 \cdot 10^6$ byte

$tempo_{\text{ImpiegoDMA}} = 10 / 500\,000\,000 \text{ Hz} = 2 \cdot 10^{-8} \text{ sec}$

$tempo_{\text{Trasmissione}} = \text{dimTrasf} / vel_{\text{Trasm}} = (2 \cdot 10^6) / (2^7) = 15625 \text{ sec.}$

$Cicli_{\text{ClockCPU}} = tempo_{\text{Trasmissione}} \cdot f_{\text{Clock}} = 78125 \cdot 10^{12} \text{ cicli}$

Esercizio 121:

121) Con una rappresentazione in virgola fissa di 8bit per rappresentare valori compresi tra 14.4 e 40.0, quale errore di approssimazione (numero - approssimante) si commette a rappresentare il numero 37.913?

0.013 ($RIS = VAL_{\text{MAX}} - VAL_{\text{MIN}} \rightarrow RIS / 2^{N^{\text{BIT}}} \rightarrow$ TROVO QUANTE CIFRE POSSO RAPPRESENTARE)

Numeri max rappresentabili = $2^8 = 256$ numeri rappresentabili

Ampiezza = $40,0 - 14,4 = 25,6$

N bit rappresentabili dopo la virgola: $Am piezza / N_{\text{maxRappresentabili}} = 2,56 / 256 = 0,1$

Il valore 37,913 può essere rappresentato come 37,9

Errore approssimazione = $\text{numeroDaRappresentare} - \text{Approssimante} = 0,013$

Esercizio 122:

122) Calcolare il tempo di trasferimento con controllo di programma, avendo 2000Kb da trasmettere e una banda passante di 1KB/s:

2000s ($T = \text{BYTE DA TRASMETTERE} / \text{BANDA PASSANTE}$)

Dim da trasmettere = 2000KB

Banda passante = 1KB/s

$tempo_{\text{Trasferimento}} = 2000 / 1 = 2000 \text{ s}$

Esercizio 124:

124) Al massimo quanti caratteri in codifica ASCII possono essere memorizzati in un registro a 32 bit?

4

Con la codifica ASCII un carattere è rappresentato da 7 bit $\rightarrow 7 \cdot 4 = 28 \text{ bit} \rightarrow$ con 32 bit posso rappresentare 4 caratteri

Esercizio 125:

125) Sapendo che il codice ASCII del carattere 'A' è 65 decimale, qual è il codice ASCII di 'D'?
0x44

A= 65= 0100 0001= 0x41

D= 68= 0100 0100= 0x44

Esercizio 126:

Codifica decimale, esadecimale, binario del carattere 'd' in ASCII

d= 100= 0110 0100= 0x64

Esercizio 127:

127) Calcolare il tempo di trasferimento con DMA, sapendo che impostare i registri del DMA occupa 10 cicli di clock; il clock ha una frequenza di 500Mhz:

$2 \cdot 10^{-8}$ ($T_{\text{ogni ciclo}} = 1/f \rightarrow T_{\text{trasf}} = N^{\circ} \text{CICLI} \cdot T_{\text{ogni ciclo}}$)

DMA= 10 cicli

fClock= 500 MHz= 500 000 000 cicli/sec.

TempoTrasferimento= DMA/fClock= $2 \cdot 10^{-8}$ = 20ns

Aggiornamento Giugno 2020:

Esercizio 1:

1) Si consideri un processore come il MIPS32 con clock a 10MHz, in grado di eseguire tutte le istruzioni del suo ISA in 5 cicli di clock.

Questo processore ha una periferica che genera dati da 4byte alla frequenza di 1kHz. Il registro dati della periferica è pure a 32bit.

Supponendo che per arrivare all'istruzione che sposta il dato dalla periferica ci vogliano 120 istruzione dell'handler e che dopo il trasferimento ci vogliano altre 80 istruzioni dell'handler, si dica se è possibile gestire il trasferimento o se il processore perde dati.

fClock= 10 000 000 cicli/sec

1 istruzione = 5 cicli

fPeriferica= 1kHz= 1000 hz

10 000 000 : X= 5 : 1

X= 10 000 000/5 = 2000000 istruzioni totali ammesse dalla CPU

istruzioni totali per trasferire il dato= (120+80)*1000 hz= 200 000 istruzioni

X>200000 → Il processore riesce a gestire il trasferimento senza perdere dati

Esercizio 2:

2) Si consideri il processore come il MIPS32 con clock a 10 MHz, in grado di eseguire tutte le istruzioni del suo ISA in 5 cicli di clock.

Questo processore ha una periferica che genera dati da 4 byte alla frequenza di 10 kHz. Il registro dati della periferica è pure a 32 bit.

Supponendo che per arrivare all'istruzione che sposta il dato dalla periferica ci vogliono 120 istruzioni dell'handler e che dopo il trasferimento ci vogliono oltre 80 istruzioni dell'handler, si dica se è possibile gestire il trasferimento o se il processore perde dati.

$f_{\text{Clock}} = 10\,000\,000$ cicli/sec.

1 istruzione = 5 cicli

istruzioni totali per CPU = $10\,000\,000/5 = 2\,000\,000$

$f_{\text{Periferica}} = 10\,000$ hz

istruzioni totali per trasferire il dato = $(120+80)*10000 = 2\,000\,000$ istruzioni

$2\,000\,000 = 2\,000\,000 \rightarrow$ Con questi valori numerici, la risposta in linea teorica è sì, ma il programma che viene interrotto ad ogni richiesta di trasferimento non avanzerebbe

Esercizio 3:

3) Si supponga che un programma impieghi 100 millisecondi per essere eseguito su una macchina sprovvista di cache e con un tempo di accesso alla memoria RAM di 50 ns.

Si supponga di eseguire lo stesso programma su una macchina con lo stesso tipo di memoria RAM e con una cache con tempo di accesso di 1 ns. Se la hit rate durante l'esecuzione è 0.8, qual è (in prima approssimazione) il tempo di esecuzione del programma? (NB: si assuma che il tempo di esecuzione del programma dipenda solo dagli accessi a memoria, trascurando il tempo di esecuzione delle istruzioni).

Macchina senza cache:

tempoEsecuzione = 100ms

tempoAccessoRAM = 50 ns

Macchina con cache:

tempoAccessoCache = 1 ns

hit rate = 0,8 = 80%

miss rate = $1 - 0.8 = 0.2 = 20\%$

Numero totale accessi in RAM (macchina senza cache) = $\text{tempoEsecuzione} / \text{tempoAccessoRAM} = (100 * 10^{-3}) / (50 * 10^{-9}) = 2\,000\,000$ accessi in RAM

accessi in RAM che sono in hit = 80% di 2 000 000 = 1 600 000 accessi hit

accessi in RAM che sono in miss = $2\,000\,000 - 1\,600\,000 = 400\,000$ accessi in miss

tempoAccessoCacheHIT = $1\,600\,000 * 10^{-9}$ sec. = 0,0016sec.

TempoAccessoMISS = $400\,000 * (50\text{ns} + 1\text{ns}) = 400\,000 * 51\text{ns} = 0,0204\text{sec.}$

TempoTotaleDiAccesso = $0,0204 + 0,0016 = 0,022\text{sec.} = 22\text{ms}$

Esercizio 5:

4) Si supponga che un programma impieghi 100 millisecondi per essere eseguito su una macchina sprovvista di cache e con un tempo di accesso alla memoria RAM di 50 ns.

Si supponga di eseguire lo stesso programma su una macchina con lo stesso tipo di memoria RAM e con una cache con tempo di accesso di 1ns. Se la hit rate durante l'esecuzione è 0.99, qual è (in prima approssimazione) il tempo di esecuzione del programma?

(NB: si assuma che il tempo di esecuzione del programma dipenda solo dagli accessi a memoria, trascurando il tempo di esecuzione delle istruzioni).

Macchina senza cache:

tEsecuzione= 100ms

tAccessoRAM= 50ns

Macchina con cache:

stesso tAccessoRAM

tAccessoCache= 1ns

hit rate= 0.99= 99%

miss rate=0.01=1%

nAccessiRAM= tEsecuzione/tAccessoRAM=0,1/(50*10⁻⁹)=2 000 000 accessi totali alla RAM

nAccessiHIT= 99% di 2 000 000=1 980 000 accessi di hit

nAccessiMISS= 2 000 000 – 1 980 000= 20 000 accessi di miss

tAccessiHITCache= 1 980 000 * 10⁻⁹sec= 1.98 * 10⁻³ sec.= 1,98ms

tAccessiMISSCacheRAM= 20 000*(50ns+1ns)= 20 000* 51ns=1.02 ms

tAccessoTotale= 1.98ms+1.02ms= 3ms

Esercizio 5:

5) Convertire la seguente istruzione dal formato binario al formato mnemonico assembly:
0000 0010 0001 0100 0010 1000 0010 0000

opcode=000000 →

rs=10000

rt=10100

rd=00101

shamt=000000

funct=100000

istruzione= add \$5, \$16, \$20

Esercizio 6:

6) Convertire la seguente istruzione dal formato binario
al formato mnemonico assembly:
0010 0011 1011 1101 0000 0000 0010 1000

opcode= 001000 → addi
rs= 11101
rt=11101
immediate=0000 0000 0010 1000
istruzione= addi \$29, \$29, 40

Esercizio 7:

7) Convertire la seguente istruzione dal formato mnemonico assembly
al formato esadecimale:
lw \$s0, 96(\$sp)

lw= 35= 100011
\$s0=16= 10000
\$sp=29= 11101
96= 00000000001100000
1000 1111 1011 0000 0000 0000 0110 0000
0x8FB00060

Esercizio 8:

8) Convertire la seguente istruzione dal formato mnemonico
assembly al formato binario:
add \$t0, \$s5, \$a0

opcode= 000000
rs= 21= 10101
rt= 4= 00100
rd=8= 01000
funct=100000
shamt=00000
000000 10101 00100 01000 00000 100000

Esercizio 9:

9) Convertire la seguente istruzione dal formato binario
al formato mnemonico assembly:
0011 0000 1101 0011 0000 0000 0000 1010

opcode=001100 → andi
rs= 00110
rt=10011
immediate= 0000 0000 0000 1010
andi \$19, \$6, 10

Esercizio 10:

10) Convertire la seguente istruzione dal formato mnemonico assembly al formato binario:
sw \$s0, 16(\$t7)

opcode= 43= 101011

rs= 15= 01111

rt=16=10000

offset=16= 0000000000010000

101011 01111 10000 0000 0000 0001 0000

Esercizio 11:

0011 1000= $32+16+8-128=56-128=-72$

Esercizio 12:

12) Con una rappresentazione in virgola fissa di 12bit in grado di rappresentare valori compresi tra 2302.21 e 6398.21, quale errore di approssimazione (numero - approssimante) si commette a rappresentare il numero 4573.87?

maxNumRapp= $2^{12}=4096$ numeri rappresentabili

ampiezza= $6398,21-2302,21=4096$

$4096/4096=1 \rightarrow$ nessun cifra decimale rappresentabile $\rightarrow$ approssimo fino alle unità

$4573,87 \rightarrow 4574$

errore approssimazione= numero-approssimante= $-0,13$

Esercizio 13:

13) Con una rappresentazione in virgola fissa di 10 bit in grado di rappresentare valori compresi tra 11.45 e 21.69, quale errore di approssimazione (numero-approssimante) si commette a rappresentare il numero 17.665774?

nMaxRapp= $2^{10}=1024$ numeri rappresentabili

ampiezza= 10,24

$10,24/1024=0,01 \rightarrow$ approssimo fino alla seconda cifra decimale

$17,6657744 \rightarrow 17,67$

errore approssimazione= $-0,0042256$

Esercizio 14:

14) Se il registro Cause assume il valore 0x00000200, quale eccezione si è verificata?

Exception code= 0010 0000 0000 $\rightarrow$ Interrupt(hardware)

Esercizio 15:

15) Se il registro Cause assume il valore 0x00000020, quale eccezione si è verificata?

Exception code= 0000 0010 0000=Syscall exception

Esercizio 16:

16) Se il registro Cause assume il valore 0x00000000, quale eccezione si è verificata?

Non si verifica nessuna eccezione

Esercizio 17:

17) Dato il seguente segmento di codice assembly, dire quale valore assume il registro \$v0 alla fine della esecuzione.
Attenzione: per risolvere l'esercizio, si supponga che il segmento DATA inizi all'indirizzo 0x10008000 e che il registro utilizzato per l'accesso contenga lo stesso indirizzo.

```
.data 0x10008000
```

```
.word 20
```

```
.word 3
```

```
.word 1
```

```
.word 35
```

```
.word 15
```

```
.text
```

```
main:
```

```
#...
```

```
li $s5, 0x10008000
```

```
lw $v0, 0x0008($s5)
```

```
# fine esecuzione
```

0x0008= 8 in decimale → devo saltare 8 byte → salto 2 word → \$v0=1

Esercizio 18:

18) Dato il seguente segmento di codice assembly, dire quale valore assume il registro \$t0 alla fine della esecuzione.

```
#...
li $t0, 5
li $t1, 7
li $t2, 2
li $t3, 4
li $t4, 8

    bne $t3, $t4, Else
    add $t0, $t1, $t2
    j Endlf
Else: sub $t0, $t0, $t3
Endlf: nop

# fine esecuzione
```

\$t0= 5-4=1

Esercizio 19:

19) Dato il seguente segmento di codice assembly, dire quale valore assume il registro \$v0 alla fine dell'esecuzione.
Attenzione: per risolvere l'esercizio, si supponga che il segmento DATA inizi all'indirizzo 0x10008000 e che il registro utilizzato per l'accesso contenga lo stesso indirizzo.

```
.data 0x10008000
.word 23
.word 21
.word 32
.word 10
.word 40


.text
main:

#...
li $t4, 0x10008000
lw $v0, 0x0004($t4)

#fine esecuzione
```

0x0004= 4 in decimale → 4 byte → devo saltare 1 word → \$v0=21

Esercizio 20:



20) Con riferimento al register file MIPS32 (si veda figura) si supponga che gli ingressi siano così configurati

- ReadRegister1 valga 01000 e ReadRegister2 01001
- WriteRegister valga 01001
- WriteData abbia valore 0x00000032
- Write abbia valore 0

Si consideri inoltre che i valori dei registri siano

- \$8 = 0x0000001A
- \$10 = 0x0000001B
- \$11 = 0x00000009
- \$9 = 0x00000010

Successivamente al fronte attivo del clock, quando i segnali logici saranno ormai divenuti stabili, che valore si avrà su ReadData1 e ReadData2?

RR1= 01000= 8

RR2= 01001= 9

WR= 01001

WD= 0x00000032

W = 0 → non devo scrivere il dato WD dentro WR

\$8= 0x0000001A


\$10= 0x0000001B

\$11= 0x00000009

\$9= 0x00000010

ReadData1= 0x0000001A ReadData2= 0x00000010

Esercizio 21:



21) Dato il circuito logico in figura, quali fra le seguenti affermazioni corrisponde a verità:

L'uscita dipende dal solo valore dell'ingresso A.

L'uscita dipende dal valore degli ingressi A e B.

L'uscita è sempre vera indipendentemente dall'ingresso.

Nessuna delle altre risposte è quella corretta.

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	1

Esercizio 22:

22) Due procedure (A e B) sono state assemblate separatamente e i file oggetto risultanti sono linkati mettendo A prima di B.

Sapendo che:

La dimensione del testo di A è di 0x200 e dei dati è di 0x10

La dimensione del testo di B è di 0x100 e dei dati è di 0x30

Quale è l'indirizzo di base a partire dal quale sarà allocato il testo di A nel file eseguibile?

Il text segment per convenzione ha indirizzo: 0x00400000

Il text di A parte da 0x00400000 e arriva fino a 0x00400200

Esercizio 23:

23) Due procedure (A e B) sono state assemblate separatamente e i file oggetto risultanti sono linkati mettendo A prima di B.

Sapendo che:

La dimensione del testo di A è di 0x200 e dei dati è di 0x10

La dimensione del testo di B è di 0x100 e dei dati è di 0x30

Quale sarà, nel file oggetto di A, il valore del campo address di una chiamata alla procedura B (jal B)?

Indirizzo base= 0x00400000

Indirizzo finale A= 0x00400200

Il valore del campo address per chiamare B, nel file oggetto sarà indefinito perché il file oggetto A non conosce B, verrà conosciuto solo quando verranno linkati dal linker quindi il campo address è indefinito

Esercizio 24:

24) Due procedure (A e B) sono state assemblate separatamente e i file oggetto risultanti sono linkati mettendo A prima di B.

Sapendo che:

La dimensione del testo di A è di 0x200 e dei dati è di 0x10

La dimensione del testo di B è di 0x100 e dei dati è di 0x30

Quale sarà, nel file eseguibile, il valore del campo address di una chiamata in A alla procedura B?

Indirizzo base per text segment= 0x00400000

Indirizzo finale di A= 0x00400200 → corrisponde all'indirizzo iniziale della procedura B

Esercizio 25:

25) Due procedure (A e B) sono state assemblate separatamente e i file oggetto risultanti sono linkati mettendo quello di A prima di quello di B.

Sapendo che: l'etichetta di inizio di A è in corrispondenza della prima istruzione che si trova nella porzione .text del file sorgente di A (analogamente per B).

La dimensione del testo di A è di 0x300 e dei dati è di 0x30

La dimensione del testo di B è di 0x600 e dei dati è di 0x60

Quale sarà, nel file eseguibile, il valore del campo address di una chiamata A alla procedura B (jal B)?

Ind base= 0x00400000

Ind per chiamare la procedura B= 0x00400300

Esercizio 26:

26) Due procedure (A e B) sono state assemblate separatamente e i file oggetto risultanti sono linkati mettendo quello di A prima di quello di B. Sapendo che: l'etichetta di inizio di A è in corrispondenza della prima istruzione che si trova nella porzione .text del file sorgente di A (analogamente per B).

La dimensione del testo di A è di 0x300 e dei dati è di 0x30

La dimensione del testo di B è di 0x600 e dei dati è di 0x60

Quale è, nel file eseguibile, il valore del campo address di una chiamata in B alla procedura A (jal A)?

0x00400300

AGGIORNAMENTO LUGLIO 2020:

Esercizio 1:

1) Si supponga che un programma impieghi 100 millisecondi per essere eseguito su una macchina sprovvista di cache e con un tempo di accesso alla memoria RAM di 50 ns. Si supponga di eseguire lo stesso programma su una macchina con lo stesso tipo di memoria RAM e con una cache con tempo di accesso di 1 ns. Se la hit rate durante l'esecuzione è 0.95, qual è (in prima approssimazione) il tempo di esecuzione del programma? (NB: si assuma che il tempo di esecuzione del programma dipenda solo dagli accessi a memoria, trascurando il tempo di esecuzione delle istruzioni)

Macchina senza cache:

tEsecuzione=100 ms

tAccessoRAM= 50ns

Macchina con cache:

tAccessoCache=1ns

hit rate=0,95=95%

miss rate=0,05=5%

numero di accessi in memoria RAM= tEsecuzione/tAccessoRAM= 2 000 000 accessi in RAM

numero di accessi che vanno in hit= 95% di 2000000=1 900 000 accessi che vanno in hit

numero accessi che vanno in miss=2 000 000 – 1 900 000= 100 000 accessi che vanno in miss

tempo di accesso in cache quando ho hit= 1 900 000 * 10⁻⁹ sec.= 1,9ms

tempo di accesso quando ho miss= 100 000 * (50ns+1ns)= 5,1ms

tempo di esecuzione totale con la cache= 7ms

Esercizio 2:

2) Si supponga che un programma impieghi 100 millisecondi per essere eseguito su una macchina sprovvista di cache e con un tempo di accesso alla memoria RAM di 50 ns. Si supponga di eseguire lo stesso programma su una macchina con lo stesso tipo di memoria RAM e con una cache con tempo di accesso di 1 ns. Se la hit rate durante l'esecuzione è 0.9, qual è (in prima approssimazione) il tempo di esecuzione del programma? (NB: si assuma che il tempo di esecuzione del programma dipenda solo dagli accessi a memoria, trascurando il tempo di esecuzione delle istruzioni).

Macchina senza cache:

$t_{\text{Esecuzione}} = 100\text{ms}$

$t_{\text{AccessoRAM}} = 50\text{ns}$

Macchina con cache:

$t_{\text{AccessoCache}} = 1\text{ns}$

hit rate = 0.9 = 90%

miss rate = 0.1 = 10%

numero accessi = $t_{\text{Esecuzione}} / t_{\text{AccessoRAM}} = 2\,000\,000$ accessi in memoria

numero accessi hit = 90% di 2 000 000 = 1 800 000 accessi che vanno in hit

numero accessi miss = 2 000 000 – 1 800 000 = 200 000 accessi che vanno in miss

tempo esecuzione cache hit = 1 800 000 * 1ns = 1,8ms

tempo esecuzione cache miss = 200 000 * (50ns + 1ns) = 0,0102 sec = 10,2ms

tempo totale di accesso = 12ms

Esercizio 3:

3) Qual è l'intervallo dei valori rappresentabili in complemento a due su 6 bit?

6 bit:

numeri positivi:

hanno primo bit sempre a 0 per rappresentare il segno quindi effettivamente ho 5 bit per il modulo

→ $2^5 - 1 = +31$

numeri negativi:

100000 = -32

Esercizio 4:

4) Se 0111 e 1000 sono numeri in complemento a due di quattro cifre binarie, quanto vale (0111 + 1000)?

0111 + 1000 = 1111

Esercizio 5:

5) Se 100 e 110 sono numeri in complemento a due di tre cifre binarie quanto vale $(100 - 110)$?

$$100 - 110 = 100 + (-110)$$

-110:

$$110 \rightarrow 001 + 1 \rightarrow 010$$

$$100 + 010 = 110$$

Esercizio 16:

16) Data la seguente tabella di verità, qual è la funzione logica in somma di prodotti corrispondente?

A	B	C	D
0	0	0	1
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1


Scegli un'alternativa:

- ☒ $\overline{A}\overline{B}\overline{C} + \overline{A}\overline{B}C + \overline{A}B\overline{C} + \overline{A}BC + A\overline{B}\overline{C}$
- ☐ $\overline{A}B\overline{C} + \overline{A}CB + B\overline{C}\overline{B} + A\overline{B}\overline{C}$
- ☐ non rispondo
- ☐ nessuna delle altre risposte è corretta
- ☐ $A\overline{B}\overline{C} + \overline{A}CB + C\overline{A}\overline{B} + A\overline{C}\overline{C} + ABC$

$$\text{not}(A) * \text{not}(B) * \text{not}(C) + \text{not}(A) * B * \text{not}(C) + \text{not}(A) * B * C + A * B * \text{not}(C) + A * B * C$$

Esercizio 17:


17) A quale circuito corrisponde il disegno in figura?



Corrisponde ad un latch SR usando 2 NOR come implementazione

Esercizio 18:

18) Dato il seguente circuito logico, quale tra le seguenti affermazioni corrisponde a verità?




- L'uscita è dipendente dal valore di A.
- Il valore dell'uscita è sempre FALSE.
- Il valore dell'uscita è sempre TRUE.
- Nessuna delle altre risposte è quella corretta.

Nessuna delle risposte è corretta


Esercizio 20:

20) Quali tra i seguenti circuiti permette ad un utente di essere usato per la memorizzazione di due bit, senza ulteriori modifiche?


A)



B)




C)




Nessuna delle figure mostrate memorizzano 2 bit.
Memorizzano tutte 1 solo bit

Esercizio 21:

21) A quale circuito corrisponde il disegno in figura?



Flip-Flop di tipo D



Esercizio 22:

22) Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodità in figura, e alla relativa logica di controllo per la implementazione delle istruzioni add, and, beq, j, lw, or, slt, sub, sw, si chiede quali siano le istruzioni durante la realizzazione (fetch + execute) alla ALU, attraverso i suoi ingressi di controllo, viene richiesto di effettuare una operazione ALU di tipo sottrazione.

Le istruzioni che richiedono una sottrazione alla ALU sono: beq, sub, slt


Esercizio 23:

23) Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodità in figura, e alla relativa logica di controllo per la implementazione delle istruzioni add, and, beq, j, lw, or, slt, sub, sw, si chiede quali siano le istruzioni durante la cui realizzazione (fetch + execute) alla ALU sia richiesto, attraverso i suoi controlli in ingresso, di effettuare esattamente due somme (e non tre).

Le istruzioni che richiedono di effettuare esattamente 2 somme alla ALU sono: add, lw, sw, beq,j

Esercizio 24:

24



Con riferimento al circuito ALU 1 bit con Full Adder rappresentato in figura e supponendo che i segnali di ingresso siano:

- $a=0$
- $b=0$
- $Ainvert=0$
- $Binvert=0$
- $CarryIn = 1$
- $Operation = 10$

Quali saranno i corrispondenti valori di $CarryOut$ e $Result$?

$CarryOut= 0$, $Result=1$

Esercizio 25:

25) Dato il seguente segmento di codice assembly, dire quale valore assume il registro \$v0 alla fine della esecuzione.
Attenzione: per risolvere l'esercizio, si supponga che il segmento DATA inizi all'indirizzo 0x10008000 e che il registro utilizzato per l'accesso contenga lo stesso indirizzo.

```
.data 0x10008000
.word 20
.word 3
.word 1
.word 35
.word 15

.text
main:

#...
li $t4, 0x10008000
lw $v0, 0x0004($t4)

# fine esecuzione
```

\$v0 contiene il numero 3

Esercizio 26:

26) Dato il seguente segmento di codice assembly, dire quale valore assume il registro \$t0 alla fine della esecuzione.

```
#...
li $t0, 5
li $t1, 7
li $t2, 2
li $t3, 4
li $t4, 4

    bne $t3, $t4, Else
    add $t0, $t1, $t2
    j Endlf
Else: sub $t0, $t0, $t3
Endlf: nop

# fine esecuzione
```

Il registro contiene \$t0=9

Esercizio 27:

27) Dato il seguente segmento di codice assembly, dire quale valore assume il registro \$t0 alla fine dell'esecuzione.

```
#...
li $t0, 5
li $t1, 4
li $t2, 5
li $t3, 4
li $t4, 8

    beq $t3, $t1, Else
    add $t0, $t1, $t2
    j Endlf
Else: sub $t0, $t2, $t3
Endlf: nop

#fine esecuzione
```

\$t0= 1

Esercizio 29:

29) Due procedure (A e B) sono state assemblate separatamente e i file oggetto risultanti sono linkati mettendo quello di prima di quello di B. Sapendo che:
l'etichetta di inizio di A è in corrispondenza della prima istruzione che si trova nella porzione .text del file sorgente (analogamente per B)
la dimensione del testo di A è di 0x300 e dei dati è di 0x30
la dimensione del testo di B è di 0x600 e dei dati è di 0x60

Quale è, nel file eseguibile, l'indirizzo base a partire dal quale sarà allocato il testo di B?

N.B. Nel testo c'è un errore, mettendo A prima di quello B
Indirizzo di base .text=0x00400000 e text di A parte da qui
Indirizzo base di B= 0x00400000 + 0x300= 0x00400300

Esercizio 30:

30) Con riferimento al seguente insieme di istruzioni:

li \$t3,32	# riga 1
la \$t4,0x10001100	# riga 2
la \$t0,0x80000440	# riga 3
L2:	# riga 4
beq \$t3,\$0,L3	# riga 5
L1:	# riga 6
lw \$t1,0(\$t0)	# riga 7
li \$t2,1	# riga 8
and \$t1,\$t1,\$t2	# riga 9
beq \$t1,\$0,L1	# riga 10
lw \$t1,-4(\$t0)	# riga 11
sw \$t1,0(\$t4)	# riga 12
addi \$t3,\$t3,-1	# riga 13
addi \$t4,\$t4,4	# riga 14
j L2	# riga 15
L3:	# riga 16

Si chiede di specificare cosa viene fatto dalla istruzione alla riga 10.

Viene verificato se la periferica si trova in ready

Esercizio a parte:

3) Si supponga che un programma impieghi 100 millisecondi per essere eseguito su una macchina sprovvista di cache e con un tempo di accesso alla memoria RAM di 50 ns.

Si supponga di eseguire lo stesso programma su una macchina con lo stesso tipo di memoria RAM e con una cache con tempo di accesso di 1 ns. Se la hit rate durante l'esecuzione è 0.8, qual è (in prima approssimazione) il tempo di esecuzione del programma? (NB: si assuma che il tempo di esecuzione del programma dipenda solo dagli accessi a memoria, trascurando il tempo di esecuzione delle istruzioni).

Macchina senza cache:

tempo impiegato= 100ms= 0.1 sec

tempo accesso RAM= 50 ns= $5 \cdot 10^{-8}$ sec.

Macchina con cache:

tempo accesso cache= 1 ns= $1 \cdot 10^{-9}$ sec.

Hit rate= 0.8= 80%

miss rate= 0.2=20%

accessi alla memoria= $0.1/5 \cdot 10^{-8}$ = 2000000 accessi totali

accessi alla memoria che vanno in hit=80% di 2000000= 1600000 accessi

accessi alla memoria che vanno in miss= 20% di 2000000=400000 accessi

Ora calcolo i miei accessi con la cache:

accessi hit con cache= $1600000 \cdot 10^{-9}$ sec. = 1,6 ms

accessi in miss con cache= $400000 \cdot (1\text{ns} + 50\text{ns}) = 0,0204 \text{ s} = 20,4 \text{ ms}$

Accesso totale= 1,6ms + 20,4ms= 22ms

Esercizio a parte:

1) Si consideri un processore come il MIPS32 con clock a 10MHz, in grado di eseguire tutte le istruzioni del suo ISA in 5 cicli di clock.

Questo processore ha una periferica che genera dati da 4byte alla frequenza di 1kHz. Il registro dati della periferica è pure a 32bit.

Supponendo che per arrivare all'istruzione che sposta il dato dalla periferica ci vogliano 120 istruzione dell'handler e che dopo il trasferimento ci vogliano altre 80 istruzioni dell'handler, si dica se è possibile gestire il trasferimento o se il processore perde dati.

fClock= 10Mhz= 10000000 hz= 10 000 000 cicli/s

1 istruzione = 5 cicli di clock

$10\,000\,000 : X = 5 : 1$

$X = 10\,000\,000/5 = 2\,000\,000$ istruzioni totali

fPeriferica= 1kHz= 1000Hz= 1000 cicli/s

istruzioniTotali per spostare dato= $(120+80) \cdot 1000 = 200 \cdot 1000 = 200\,000$ istruzioni

$X > \text{istruzioniTotali}$ quindi il processore riesce a gestire il trasferimento

**FINE DEGLI APPUNTI!!
SPERO SIANO STATE UTILI :)**